PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-313276

(43)Date of publication of application : **09.11.2001**

(51)Int.CI.

H01L 21/304 H01L 21/76 H01L 21/3205

(21)Application number: 2000-130808

(71)Applicant: DENSO CORP

(22)Date of filing:

28.04.2000

(72)Inventor: KANO FUMIYOSHI


TANAKA YASUSHI

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To conduct a simulation of a flatness even in the case of conducting simultaneous polishing of different type materials.

SOLUTION: A method for manufacturing a semiconductor device comprises the step of predicting flatness of polishing in the case of using a stopper film by using two parameters of a value of a pattern density in a first area representing a processing pressure, and a value of a pattern density in a second area representing a selection ratio. More particularly, in this case, the method comprises the steps of obtaining a correlation of a polishing amount (residual film thickness) to the pattern density at 1,000 µm(square) with the first area as 1,000 μm(square) and the second area as 5,000 μm (square), obtaining a correlation of the selection ratio of a silicon nitride film and a silicon oxide film to the pattern density at the 5,000 µm(square), and forming a map indicating the correlation between the pattern density and the polishing amount from the set two



parameters. In this case, even when the simultaneous polishing of the different type materials is conducted, the simulation of the flatness can be conducted.

LEGAL STATUS

[Date of request for examination]

24.09.2002

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

開特許公報(4) (IS)

特開2001-313276 (P2001-313276A) (11)特許出歐公開每母

(43)公開日 平成13年11月9日(2001.11.9)

, 00	数 别的中			デーマコート・(参考)
	2 2 0	H U I L 21/304	622K 622X	5F032 5F033
21/16		21/76	٦	
		21/88	×	

(51) Int.Cl. H01L (全 6 页) 審査額水 未婚水 耐水畑の数11 01

最終頁に続く 医知果刈谷市昭和町1丁目1番地 株式会 爱知果刘谷市昭和町1.丁目1 路地 株式会 聚知原刘谷市昭和町1丁目1番地 (外2名) **并理士 伊藤 祥二** 朱式会社デンソー れデンソー内 コアソンー内 百姓 中衛 田中四十 100100022 000004260 (71) 出版人 (72) 発明者 (74)代理人 (72)発明者 体配2000-130808(P2000-130808) 平成12年4月28日(2000.4.28) (21)出版辞号 日期(22)

(54) 【発明の名称】 半導体装置の製造方法

[歌題] 異種材料の同時研修を行う場合においても平 単性のシミュレーションが行えるようにする。

ーン密度の値と、選択比を代表する第2の領域内のパタ ストッパ版を用いる場合における研婚の平坦性予測を行 う。具体的には、第1の領域を1000μm口、第2の ン密度に対する研算量(残骸原)の相関関係を求めると **め、これら2つのパラメータからパターン密度と単序原** 【解決手段】 加工圧力を代表する第1の領域内のパタ 領域を5000mmとして、1000mm口でのパター 以に、5000mm口でのパターン密度に対するシリロ との相関関係を示すマップを作成する。このマップによ り、異種材料の同時研磨を行う場合においても平坦性の ーン密度の値の2つのパテメータを用いることにより、 ソ発化版とシリコン酸化版との選択比の相関関係を求 シミュレーションを行うことができる。

10121416187072488787878787878744448599998589 スの単に回りののことをしません。 スの単に回りののことをしません。 スのできる。

[特許語来の範囲]

に備えられた第1の版(3)上に第2の版(4)を配置 し、近的第1の版(3)をストッパとして近的第2の版 (4) を研磨することで、前記第2の畷(4)の装面を 【請求項1】 凹凸形状のパターンを有する基板(2) 平坦化する半導体装置の製造方法であって、

前記法板(2)の第1の領域内における第1パターン密 度を算出すると共に、前記基板 (2) のうち前記第1の ン策度や禁止し、少なくとも通路祭しパターン密度と通 語称2パターン密度020のパサメータによった単原後 の平坦性を予測し、1の予測された平坦性に基づいた道 記算2の膜の研磨状態を制御することを特徴とする半導 領域の4倍以上の価値を持つ第2の領域内の第2パター 体装置の製造方法。

[請求項2] 前記第1の領域を1辺が1000μmの 別角形の領域とすることを特徴とする副求項1に記載の 半導体装置の製造方法。

【翻来項3】 前記則凸形状のパターンを複数個の所定 パターンの繰り返しによって構成し、

当記第2の領域を追記所述パターンの1つの会面とする ことを特徴とする制氷項1又は2に記載の半導体装置の 製造力法。

【翻氷項4】 直記第1の版(3)として前記第2の版 る請求項1万至3のいずれか1つに記載の半導体装置の (4) よりも研磨速度の遊い暇を用いることを特徴とす 製造方法。

用いることを特徴とする間求項1万至4のいずれか1つ 版を用い、演記第2の版(4)としてシリコン酸化酸を に記載の半導体装置の製造方法。 [結米点6] 前部第1の数(3)としてT:版文はT **版を用いることを特徴とする間水項1万至4のいずれか** i N版を用い、前記第2の版(4)としてタングステン 1 しに記載の半導条数質の製造が知。

ることを特徴とする語水項1万至4のいずれか1つに記 a N版を用い、前記第2の版(4)としてCu版を用い 【指来点7】 注部第1の数(3)としてTa 版文はT 被の半導体表徴の製造力法。

[語来項8] 直治第1の版(3)としてシリコン酸化 用いることを特徴とする請求項1万至4のいずれか1つ 駁を用い、 油泡第2の駁(4) としてポリシリコン駁を 【結氷項9】 流記保塔の保塔材として、シリカ、アル に記載の半導体装置の製造方法。

とを特徴とする請求項1万至8のいずれか1つに記載の ミナセラミックス、酸化セリウムのいずれかを川いるこ 半導体装置の製造方法。

[語来法] に語か置かされが出版に成るとい、定 する請求項1万至10のいずれか1つに記載の半事体装 **前記第2の版(3)の研磨状態を関御することを特徴と** 記仏板 (1) にダミーパターンを形成することにより、 間の製造力法。

発明の詳細な説明】

[発明の属する技術分野] 本発明は、半導体基板の装飾 を研磨して平川化する半導体装置の製造方法に関するも 技術による素子分離構造を有する半導体装置の製造方法 ので、例えば、STI (Shallow Trench Isolation) に用いて好適である。 [1000]

[0002]

(従来の技術】半導体装置の研磨加工においては、研磨 わると研磨条件および設計条件をその都度条件設定しな よる菜子分離構造を形成する際には、ストッパ版を用い ければならないという問題がある。特に、STI技術に た異種材料の同時研磨による平坦化が行われるため、こ 加工精度のパターン依存が発生するため、パターンが変 のパターン依存が非常に大きな問題となっている。

【0003】このため、従来より、研磨加工指度のパタ **ーン保存をシミュアーションする方法がいく しかめえら** れている。

【0004】例之ば、特開平9-8038号公報や特開 平10-44028号公報に示されるように、パターン 川丁速度の関係をシミュレーションによって求める方法 **常度の値を利用して微小時間研磨を行った後の段差景と** が提案されている。

研磨後の政治量と加工速度の関係をシミュレートしてお り、後者は、戦策なツミュアーションがはなヘデストパ 【0005】具体的に説明すると、前者は、特定領域内 のパクーン密度により、その領域における加工圧力が代 ターンのパターン密度と研修後の段差量の関係だけを求 めておき、パターン密度により加工後の政党員をシミュ 及されることから、この代表された加工圧力に基乙いて フードしている。

[0000]

【発明が解決しようとする謀題】しかしながら、特開平 9-8038号公園に示された方法では、単一材料の研 **異様材料の同時研修への適用に際してはその加工メカニ** メムが厳密に辿っていないこともあり、実験的に正確に シミュレートすることができない。また、特別平10-4 4 0 2 8 号公報に示された方法においても異様材料の 作力法に対しては比較的厳密にシミュレートできるが、 同時卵塔に関しては実験的に政治量の推定が困難であ [0007] 本発明は上記点に鑑みて、異額材料の同時 保慰を行う場合においても平坦性のシミュアーションが 行えるようにすることを目的とする。

[0008]

川いることを特徴とする間求項1万至9のいずれか1つ

に記載の半導体数距の製造方法。

【語米五10】 運営皇春や摩彦ペッド (11) 5より

て行い、 鞍屏磨パッドとしてポリウレタン材料のものを

3

梓周平13-313276

€

の版(4)を配置し、第1の版をストッパとして第2の **め、結氷項1に記載の発別では、凹凸形状のパターンを 行する基板(2)に備えられた第1の版(3)上に第2** 版を研磨することで、第2の殿の装面を平坦化する半導 体装置の製造方法であって、基板の第1の領域内におけ る第1パターン密度を算出すると共に、基板のうち第1 の領域の4倍以上の面積を持つ第2の領域内の第2ペタ ーン密度を算出し、少なくとも第1パターン密度と第2 パターン密度の2つのパラメータによって研磨後の平坦 在や子置し、この子類がれた平田世に基ムされ知2の数 【歌題を解決するための手段】上記目的を遠成するた の研磨状態を固御することを特徴としている。

ラメータ (例えば、パターン密度に対する第1の膜と第 【0009】このように、第1の領域における第1パタ **ーン密度から求められるパラメータ(例えば、パターン** 第2の領域における第2パターン密度から求められるパ タを用いることにより、第2の脳の平坦性をシミュレー ションナることができる。 このため、このシミュワーツ 2の版の選択比を示すパラメータ)との2つのパラメー ョン結果に基むい 大好2の 呼吸状値を 回伸上 だば、 ディ **常度に対する第2の膜の研修量を示すパラメータ)と、** ッシングを低減することができる。

【0010】例えば、請求項8に示すように、予測され た平坦性に基ろいて、基板にグミーパターンを形成する ことにより、第2の版の研的状態を制御することができ

している。このようにすれば、シミュレーションによる、 【0011】間氷項2に記載の落別では、第1の領域を 1 辺が1000μmの四角形の領域とすることを特徴と 平坦性と実際に研修したときの平坦性との誤落を少なく することができる。 [0012]また、開氷項3に示すように、凹凸形状の パターンを複数個の所定パターンの繰り返しによって構 **表する場合、第2の領域を所定パターンの1つの**金面と することができる。

[0013] なお、訓氷項4に示すように、第1と第2 り述い場合に適用できる。例えば、割氷項5に示すよう **に第1の版としてシリコン室化版を用い、第2の版とし** てシリコン酸化酸を用いることができる。また、温氷項 6に示すように第1の概としてT1膜又はT1 N膜を用 ハ、第2の版としてタングステン (W) を用いることが できる。また、温水項7に示すように第1の敷として下 a 版又はTaN版を川いることができ、第2の版として Cu版を用いることができる。さらに、韶永項8に示す ように第1の駁としてシリコン酸化駁を用い、第2の駁 の膜組が異なり、第1の膜の方が第2の膜の研修速度よ としてポリシリコン版を用いることができる。

【0014】また、研修の研修材としては、翻氷項9に 示すようにシリカ、アルミナセラミックス、酸化セリウ ムを川いることができる。また、請求項10に示すよう

に研磨にはポリウレタン材料で構成された研磨パッド (11) を用いることができる。

【0015】なお、上記各手段の括弧内の符号は、後述 する災値形態に記載の具体的手段との対応関係を示すも

[9100]

[発明の実施の形態] (第1実施形態) 図1に、半導体 塔板装備の研磨に使用されるCMP (Chemical mechan 図1に示すCMP装置を用いてCMP研磨を行った際の icalbolish) 牧殿10の戦略図を示す。また、図2に、 ヘッド13近傍の時面図を示す。

【0017】図1、図2に示すように、CMP装置10 は、ポリウレタン製の気らか、研燈布118と硬い研磨 研修布11が貼られている定盤12と、半導体基板1を 取り付けるヘッド13と、研婚布11の状態を敷えるコ 液) とシリカ低粒のコロイド溶液であるスラリ15aを 布1115とが積層された研燈布(解磨パッド)11と、 ンディショナ14と、アルカリ液(例えばKOH水溶 **適下するスラリ供給部15とを備えている。**

【0018】そして、半導体基板1のうち平川化する表 ド13に最近したのち、メラリ供給第15によってスラ **リ15aを供給しつし、ヘッド13によった半導体基板** 1を定盤12に押圧させた状態で定盤12及びヘッド1 3を図中の矢印のように回転させることで、駅路布11 によって半導体基板1の表面を平坦化できるようになっ **前が研磨布!1側に位置するように半導体基板 1をヘッ** ている。

【0019】このように構成されたCMP装置10を用 いて、シリコン基板にSTI構造による素子分離構造を 形成することを目的とした平坦化工程を摘す。 【0020】図2に示すように、研磨対象となる半導体 **基板1は、シリコン基板2装面にシリコン発化版(第1** の版) 3を形成したのち、シリコン基板2装面に選択的 に降部を形成し、この構部内を埋め込むようにシリコン 第化膜3上にシリコン酸化膜(第2の膜)4を配置する ことによって形成される。

[0022] この際、パターンに保密があるため、図3 の問題を発生させることがあるため、ディッシングを事 【0021】このような構成の半導体基板1のうち、シ を0. 02MPa∼0. 05MPaとし、定盤12とへ ッド13の回転速度を共に60~120rpmとしてシ こ示すようなパターン体存によるディッシングが発生し **暮る。このディッシングが半導体装置の歩留まり低下等** ば、加工压力 (ヘッド13を定盤12に押圧する圧力) リコン酸化版4側の装面を研磨布11側に向け、例え リコン選化版3をストッパとしたCMP解略を行う。

のシミュレーションを行った。このシミュレーション方 【0023】そこで、以下の方位により、ディッシング 当にシミュレートする必要がある。 名の評価にしていい。

【0024】まず、図1に示すCMP装置を用いて異な して倒えば1000mm口の領域内のパターン密度を決 る2種類のパターン(Aパターン、Bパターン)が形成 された半導体基板1を研磨し、それぞれのパターンに対 め、加工後のストッパ膜の残骸厚との関係を求めた。そ の結果、図4に示す関係が得られた。 【0025】この図に示されるように、パターン密度が という結果となった。このため、単一のパターン密度パ 同等であっても、パターンが異なると加工後のシリコン **窓化膜3の膜序 (以下、ストッパ酸厚という) が異なる** ラメータだけでは加工後の平坦性をシミュレートするこ 【0026】続いて、パターン密度とストッパ販原との 工圧力を一定として、所定の膜厚となるまでにかかった 関係を調べたときの第1の領域 (1000μm□) より も大きい第2の領域、例えば5000μm口の領域内の 異なるパターンが形成された半導体基板1を研磨し、加 パターン密度を求め、実験的にシリコン酸化酸4トシリ コン室化版3の選択比との関係を求めた。具体的には、 時間を非調することによって上記題权比の高度を割っ た。その結果、図5に示す関係が得られた。

とシリコン室化版3の題代比とパターン密度とが相関関 係にあることが認められる。この適択比とパターン密度 との相間関係について様々な実験を行ったところ、好適 ペ版原との関係を調べたときの第1の領域よりも大きな 第2の領域におけるパターン密度に基づいて行う必要が あり、母ましくは第2の領域が第1の領域の4倍の面積 に上記関係を測定するためには、パターン密度とストッ 【0021】この図がら割るように、シリコン酸化版4 となるようにすればよいことが判った。

【0028】従って、加工圧力を代表する第1の領域内 る第1の領域よりも大きな第2の領域内のパターン密度 の前の2つのパラメータを用いることにより、ストッパ のパターン密度の値と、選択比を代表させることができ 膜を用いる場合における研磨の平坦性子湖が可能とな

の領域内のパターン密度の値の2つのパラメータを用い い、上記選択比の結果と研磨後のストッパ勝厚との相関 を取ることで、第1の領域内のパターン密度の値と第2 [0029] すなわち、これら2つのパラメータを用 たマップを作成することが可能となる。 【0030】そこで、第1の観波を1000mmm、終 2の領域を5000mmとして、パターン密度が異なる 000μm口でのパターン密度が同一であるが、500 て、研磨条件を一定としたCMP研磨を行い、加工後の **複数種の半導体基板を用いた実験を行った。例えば、1** 0 μ μ 口でのパターン密度が異なる半導体基板に対し ストッパ膜厚をプロットするという実験を行った。 【0031】これにより、図6に示すように、第1の質 域内のパターン密度の値と第2の領域内のパターン密度

の値の2つのパラメータを用いたマップが作成され、こ のマップを用いて平坦性をシミュレートすることが可能

【0032】このように、研磨による平坦性がシミュレ ターンを挿入することによってパターン密度を増加させ たり、研磨加工条件を変更したりすることにより、研磨 ーションによった予覧やもだば、数値パターンのフィア ウトを変更してパターン密度を増減させたり、ダミーパ による平坦性を向上させることが可能となる。

【0033】 なお、第1の領域の面積を変えてストッパ 示す結果が得られた。この図から判るように、第1の領 **阪厚の推定値と出来映えの路接を聞べたところ、図7に** 域の面積が1000μm口程度となる時に最も観光が小 さくなる。このことから、第1の領域の面積を1000 μm口程度とするのが好ましいといえる。

【0034】(他の実施形態)上記実施形態では第1の 領域を1000μm□、第2の領域を5000μm□の れぞれに最適な何が存在するため値自体を限定する必要 はない。ただし、様々な大きさの領域についた火物した 結果、少なくとも第1の領域の4倍以上の面積を持つ第 領域としたが停度のパラメータやによりこれらの信託を 2の領域を設定することで好適に研修状態をシミュレー ションすることが可能であった。

【0035】なお、上記実施形態では保軽治11を洗ら かい研修布11aと吸い研修布11bとの積層体で構成 シリカ系のもの以外、例えばアルミナセラミックス、酸 た、研修剤としてシリカ系のスラリ15aを用いたが、 したが、硬い研修作1116の単体であっても良い。ま 作セリウム なか川いてもよい。

[0036]また、本案は異種材料の同時研費であれば タングステン(W)、C u、ボリシリコン等の材料の母 塔に対しても適用可能である。

[図画の簡単な説明]

[図1] 本発明の第1英施形態に適用されるCMP装置 を示す模式図である。

[図2]図1に示すCMP装置を用いたときの研磨の数 子を示す図である。 【図3】図1に示すCMP装置を用いて研磨を行った後 のディッシングを説明するための図である。

【図4】 パターン密度と加工後メトッパ時間との関係を [図5] パターン密度と選択比との関係を実験により調 以吸により組べた性法を示す立ちたる。

【図6】 第1、第2の領域におけるパターン密度と加工 後ストッパ競技との関係を実験により調べた結果を示す くた結果を示す図である。


【図7】ストッパ版厚と出水映えの観光との関係を示す 図である。 図である。


【作号の説列】


1…半導体基板、2…シリコン基板、3…シリコン選化

(2)

[2]







フロントページの統計

ドターム(砂岑) 5F032 AA34 AA44 AA46 AA77 DA33

51-033 IIII04 IIII11 IIII18 IIII19 IIII21 IIII32 IIII33 QQ37 QQ48 QQ49 QQ50 RR04 RR06 UU07 VV01 WW01 XX01